1nm 3D 时代大规模集成电路测试设计的挑战与展望——IEEE Fellow 温晓青教授学术报告会

信息来源: 发布日期:2026-05-08

5月6日上午,3044am永利集团邀请日本九州工业大学温晓青教授作了题为“Challenges and Perspectives for LSI Test Design in the Era of 1nm 3D(1nm 3D 时代大规模集成电路测试设计的挑战与展望)”的学术报告,学院师生听取了报告,报告由学院微纳电子学系系主任魏淑华教授主持,学院领导张静副院长特别出席。

温晓青教授,1986年获清华大学学士学位,1990年获日本广岛大学硕士学位,1993年获大阪大学博士学位。1993年至1997年任日本秋田大学讲师,1998年加入美国硅谷的SynTest Technologies Inc.,担任副总裁兼首席技术官至2003年。2004年加入日本九州工业大学,任高可靠集成系统研究中心主任。IEEEFellow(2012),计算机学会低功耗测试技术活动委员会的联合创始人兼主席。IEEE TVLSI,IEEE TCAD等学术杂志的编委以及众多国际会议的程序委员。

本次报告中,温晓青教授从集成电路制造和应用的角度深入浅出地介绍集成电路测试技术的原理、影响以及面对的挑战。集成电路芯片都可能患有制造缺陷(MID)和老化缺陷(AID)这两种“疾病”,可测性设计通过建立更高效的失效模型,检测出失效芯片,提高制造环节的良率、产品芯片的质量、及应用端的可靠性,促进集成电路产业的健康发展。传统的固定型故障、跳变延迟、路径延迟等,把逻辑门看作黑盒,而单元感知故障(Cell-aware)则深入到标准单元内部,关注晶体管级的物理缺陷(如栅氧短路、漏极开路等)。在报告的最后温教授提出了测试设计的三大挑战及对策:

1:面对缺陷逃逸,不再死磕完美,用冗余设计、3D容错保良率。

2:面对数据爆炸,不再全盘测试,用影响力分析提效率。

3:面对功耗墙,不再简单降频,而是用精准管控来保安全。

标志着LSI测试设计从“暴力穷举”向“智能优化”的转变。

此外,学院2020届优秀毕业生成凯,澳门大学博士,现任微电子所助理研究员,带来题为“基于悬浮锁存器、可抵御电源噪声注入攻击的65nm高能效真随机数发生器(True Random Number Generator,TRNG)”的报告。传统的软件安全机制难以有效抵御物联网设备遭受的各种硬件级攻击。硬件安全芯片,尤其是作为密码系统“熵源”核心的真随机数发生器,成为构建可信物联网安全基石的关键。微电子所抗辐照器件技术重点实验室联合清华大学、澳门大学,实现了0.066pJ/bit的高能效、强鲁棒性与抗攻击能力的真随机数发生器芯片,并通过NIST随机性测试。

温教授的讲座内容丰富、深入浅出,参会师生收获良多。成凯的报告为广大师生就集成电路测试与设计的研学提供了珍贵的指导和启发。